目前台积电和三星正在加紧开发他们的3nm和2nm技术，目前预计分别在2022年和2024年推出。1nm及以上工艺也正在进行中，但是距离仍然很远。

业界希望从3nm开始，从当今的finFET晶体管过渡到全能栅极或称为环绕式栅极FET(GAA)。在2nm甚至更高的制程下，业界正在研究当前和新版本的GAA晶体管。

在这些节点上，芯片制造商可能会需要新设备，例如下一代极紫外线（EUV）光刻技术。新的沉积，蚀刻和检查/计量技术也在研究中。

不用说，这里的设计和制造成本是天文数字。根据IBS的数据，3nm芯片的设计成本为6.5亿美元，而5nm器件的设计成本为4.363亿美元，而7nm的设计成本为2.223亿美元。而对于2nm、1nm要花费多少，现在评估还为时过早。

并非所有设计都需要高级节点。实际上，成本上升正促使许多人探索其他选择，例如高级封装技术。获得扩展优势的一种方法是将更多小芯片封装在一起。

半导体工程公司已研究了下一代晶体管、晶圆厂工具、材料、封装和光子学方面的领先技术。新型晶体管和材料

晶体管作为芯片中的关键构件之一，为器件提供了开关功能。几十年来，基于平面晶体管的芯片是市场上最先进的器件。

到了20纳米时，平面晶体管撞到了天花板。为此英特尔在2011年转向22nm的finFET，随后用在了16nm / 14nm。在finFET中，电流的控制是通过在鳍的三个侧面的每一个上实现栅极来实现的。

借助finFET，芯片制造商继续采用传统的芯片缩放技术。但是，当鳍片宽度达到5nm时，finFET可能会失去优势无法进一步微缩，这将发生在3nm节点附近。因此，选择3nm工艺的代工厂希望在2022年迁移到下一代晶体管，称为纳米片FET。纳米片式FET属于栅极全环绕式FET的范畴。

纳米片式FET是鳍片式FET的延伸。它是在其侧面有一个栅极包裹的鳍片FET。纳米片会在3nm处出现，可能会延伸到2nm或更高。